PATENT ABSTRACTS OF JAPAN

(11)Publication number: 61-011993 (43)Date of publication of application: 20.01.1986

(51)Int.Cl. G11C 11/34

(21)Application number: 59-133795 (71)Applicant: TOSHIBA CORP


(22)Date of filing: 28.06.1984 (72)Inventor: SAKURAI TAKAYASU

IIZUKA TETSUYA

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To make it unnecessary to consider the refresh timing and to shorten sufficiently the access time by providing two types of lines, that is, bit line and word line, with respect to one memory cell. CONSTITUTION: A capacitor CS is to store data of "1" and "0" as the charge accumulation, and its end, namely, a data storage node M, is connected to a data access bit line BL through a transfer gate MOS transistor Q1. Its gate is connected to a data access word line WL. Moreover, the storage node M is connected to a data refresh bit line RBL through other transfer gate MOS transistor Q2. Its gate is connected to a data refresh word line RWL, while other end of the capacitor CS is connected to a prescribed potential supply point, for instance, a power supply voltage impression point. Thus the capacitor CS can be refreshed with use of the bit line RBL and word line RWL at an arbitrary point.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(1P)

49 特許出額公開

多公開特許公報(A)

昭61-11993

@int_C1,4

識別記号

庁内整理番号

母公開 昭和61年(1986)1月20日

G 11 C 11/34

101

8622-5B

審査請求 存 発明の数 2 (全8頁)

●発明の名称 半導体記憶装置

> 2094 顧 昭59-133795

经出 顧 昭59(1984)6月28日

砂発 明 春 **1**22 井 79発 明 者 师 刼 告 衐 哉 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

切出 関 人 株式会社東芝 川崎市幸区類月町72番地

多代 理 人 弁理士 鈴江 武修 外2名

> 佣用 春田

1. 発明の名称

半導体記儀装置

2. 装許請求の範囲

(1)ダイナミック的に情報を養験する情報審験 節点と、 割りおよび無りのピットぬと、 無1およ び第2の選択線と、上記憶報蓄積節点と上記第1 。のピット親との際にソース、ドレイン間が挿入さ れ、ゲートが上記第1の電視線に接続されたトラ ンスファゲート用の第1のMOSトランジスタと、 上記情報階積節点を上記舞2のピット糖との間に ソース、ドレイン酶が挿入され、ダートが上記第 **2の温沢棉に接続されたトランスファゲート角の 第2のMOSトランジスタとを具備したことを特** 徴とする半導体配進機関。

(2)ダイナミック的に情報を蓄積する情報審積 重点、第1および第2のピット線、第1および第 2の環境線、上記筒報書鉄順点と上記第1のピッ ト粮をの間にソース。ドレイン間が挿入され、ダ ートが上記第1の選択線に接続されたトランスク

ァゲート用の第1のMOSトランジスタ、上記僧 級蓄積節点と上記第2のピット線との間にソース。 ドレイン間が舞入され、ゲートが上記第2の選択 線に接続されたトランスファゲート用の第2のM O S トランタスタからなるメモリセルと、上記棋 1のビット機に転合されたデータアクセス館のセ ンスアンプと、上記第2のピット線に結合された データジフレッシュ用のセンスアンツとを具備し たことを特徴とする半事体配強装置。

(3)前記第1のピット練および選択線を通常の 賃報アクセス動作の際に使用し、前記第2のピッ ト祭および選択職を抽記情報書機卸点の清報リフ レッシュ動作の際に使用するように掲載されてい る特許部状の範囲第1項または約2項に記載の半 寒体記憶装置。

〈4〉酸铝銀1および第2のピット腺がそれぞれ 複数に分割されている特許基求の範囲第1項また は第2項に記載の半導体配置装置。

3. 発明の詳細な説的

〔発明の技術分野〕

特別時61-11993(2)

この発明は半導体記憶装置、特にリフレッシュ 動作を必要とするタイテミック型の読み出し書為 み可能な記憶数器に関する。

【発弱の技術的背景とその際風点】

落 8 図 は 従来の 代表的な ダイナミック 製読み出 し自込みメモリ(ダイナミックRAM)の構成を 示す短鉛的である。図においてMC1、MC2… はそれぞれメモリセル、DG1、DC2はダミー セル、BL、BLはピット線、Ce はピット線日 し、BLに存在する容量、WLT。WL2…はウ - ド腺、DWL1、DWL2はダミーウェド線、 SAはセンスアング、SEはセンスアンプイネー プル袋、T1,T2はカラム選択信号CDにより 制御されるカラム選択用のMOSトランジスタ、 Die, Die erwate、OUTはデータを出力す。 る思力回路である。

と1つのトランスファゲート用のMOSトランジ スタびmとからそれぞれ構成され、キャパシタ Coに電荷を蓄積しているか否かによって仮報

主観各メモリセル級 C は1つのキャバシダ C s

にしており、このリフレッシュ期間②では過常の データアクセス的作はできない。なぜなら、剝え はメモリセルMC1内のキャパシタCsをリフレ ッシュしているとき、ピット戦BL. B L はこの キャパシタぐw のデータになっており、このとき 他のキャパシタからデータを誘み出するとは不可 能だからである。従って、リフレッシュを定期的 に行なう場合、リフレッシュを行なっている期間 にこのRAMに対するアクセス要求が生じても、 リフレッシュが粒了するまで特たなければならず、 毎番的にアクセス瞬間が長くなるという不能合が 生じる。これはRAMの高速化と相入れないので 商額である。

第10回は上記第6回の従来のRAMの動作を 赤すタイミングチャートである。このRAMでは、 アドレスAddが変化するかまたはチップイネー プル信辱(箇示せず)が入力されると、1サイク ルが開始される。次に例えばワード模倣しての指す 母が"~"にされて対応するメモリセルM C 1 が 楯性化される。この後、話性化されたメモリセル

"1"、"0"を記憶するものである。両様に上 超各ダミーセルDCは1つのキャパシタG╸と1 つのトランスファゲート用のMOSトランジスタ Qゅとからそれぞれ構成されている。

しかるにメモリセルMC内のキャバシタ 〇g に 蓄積された電務はリーク等によって時間の軽適と 姓に被少していくのが常である。そのため、電視 が完全に消失しないうちにこの電荷を1度誘みだ し、再書込みすることによって、電荷を装積し直 す動作が必要となる。この動作はリフレッシュと 野ばれ、一般にダイナミックRAMでは必ずこの リフレッシュ動作が必要である。例えば、 256K ピットのダイナミックRAMでは4ミリ粉質に必 ずすべてのセルを1回りフレッシュしなければな らないという制限がある。

第9卤にこのリフレッシュを定期的に行なう場 合のタイミングチャートを示す。すなわち、デー タアクセスを行なうノーマル解闘衛とリフレッシ в. 期間②とを設定し、一定期間毎にリフレッシュ 期間のを挿入してリフレッシュ動作を行なうよう

MC1から一方のピット練BLにセルデータが出 力される。このときダミーワード韓DWL1の信 身も"~"にされ、ダミーセルDC1から他方の ビット韓日しにセルデータが出力される。このダ ミーセルDC1内のキャパシタCDには、メモリ セルM C内のキャバシタCo に警費されるデータ "1"に対路した階隔とデータ"0"に対応した 電荷のはば中間の最の電荷が予め書願されている。 次にセンスアンブイネーブル報SEの信号が"1" にされてセンスアンプSAが精性化され、ビット 輸名し、BLの場位数がこのセンスアンプSAで 増幅される。この時点でワード線WL1の作号は まだ"1"にされているので、覚懼されたデータ 妹データ競み出しが行われたメモリセルM O に再 び書込まれ、リフレッジュがおこなわれる。

他方、リフレッシュではなくデータの出力を行 なう場合には、上記のようにして刈まりせんMIC のデータをピット練BLに出力した技に、カラム 遊択用のMOSトランダスタで1。12をカラム 透脱歯母CPによって萎進させ、ピット練BL。

BLのデータをデータ報 D L、D Lに伝える。この後、出力回路 O U T はデータ Doutを出力する。このとき、出力回路 O U T では被形態形態を行なうので、ピット業 B L、B L にデータが出力された緩からかなり強れてデータ Doutが出力されることになる。

上記のように一定期間毎にリフレッシュを行なう場合とは異なり、この場合のリフレッシュはR AMのユーザーに常にこのタイミングを見出す等の負担を与えることになり、ダイナミックRAM を使い難いものにしている。

しかし、ダイナミックRAMは、リフレッシュ の必要がないスタティックRAMに比べてセルの 画類が通常イン4で奔むため食物魔形すなわち盗 集機度化にはかかせないものである。

[発明の段的]

この税明は上記のような事情を考慮してなされたものであり、その目的はリフレッシュのタイミングを考慮する必要がなく、しかもアクセス時間も十分に強くすることができる辛等体記憶装置を

シタC®は"1"、"〇"のデータを電荷警察のタンで記憶するものであるファゲート用別のSトランンジスタQ1を介してデータをして、上記のウェスのサービアのサービアのサードはデータのサードを表示のでは、1つ2を表示して、カードはデータのでは、1つ2を表示して、カードは、1つ2を表示して、1つ2を

このようにピット線とワード準を1つのメモリセルに対して2種類散けることにより、一方のピット線B しが他のメモリセルでのデータアクセスのために専行されている場合でも、他方のピット線R B しを思いてキャパシタのs をアクセスすることができる。従って、そのメモリセル内のキャ

賃供することにある。

〔発明の凝聚]

[発明の実施別]

以下、図面を非難してこの発明の一実施館を誘 器する。

第1回はこの発明に係る半導体配修整置の 1 つのメモリセルの構成を示す図路関である。キャバ

パンタ C e がアクセスされていない任業の時点でこのキャパンタ C e を、ピット線R B L およびフード線R W L を利用してリフレッシュすることができる。またそのキャパシタ C e 自体がアクセスされている場合は、このキャパシタ C e をリフレッシュする必要がないので問題はない。

務階略 61- 11993 (4)

上記データアクセス時用センスアンプSAは第3回に示すように、PチャネルMOSトランジスタ11、12それぞれおよびNチャネルMOSトランジスタ13、14それぞれからなるCMOSインパータ15、16の入出力難問を交流に接続したフリップフロップ17と、このフリップフロップ17と、電源電圧V印加点との間に挿入されゲートに上配センス

第4番は上記第2番のようなRAMの動作を示すタイミングチャートである。このRAMの現在合にも、チータのアクセスのサイクルはアドレスAddが発化するかまたはチップイネーブル復居が入力されることで開始される。サイクルの開始を利益でのよるとで開始して、では、では、このは住化されたメモリセルMC1からトランジスタの1を介してビット輸出し、再丁のうちの一

方のピット唯日しにセルデータが出力される。こ のとぎタミーワード種OWL1の信号も"1"に され、ダミーセルDC1から他方のビット幾日下 にセルチータが出力される。このダミーセルD C 1内のキャバシタCDokは、メモリセルM6内 の中ャバシタCsに書稿されるデータ"1" 仏対 応した電荷とデータ " O " に対応した電荷のほぼ 中間の量の無荷が予め蓄積されている。このため、 上記ピット検SL、BLの電位は、出力されたセ ルデータの報消量に対応して購次夜化する。次に センスアンフィネーブル権SEの借号が"1"に されてセンスアンプSAがお住むされ、ピット機 8L、OLの種位差がこのセンスアンプSAで爆 握される。そしてこの後、データ導DL。DLK 低えられ、出力データ Doortとして出方回路 O U T. から出力される。・

一方、上配メモリセルMC 1 でデータアクセス (この場合にはデータの競み出し)を行なってい る幾中に、このカラムにおける他のメモリセル例 えばメモリセルM C 2 でデータリフレッシュの夢 要が生じた場合には、このメモリセルMG2のデ ≕ タリフレッシュ州のワード線RWL2の信用が "1"にされ、そのセルゲータがリフレッシュ舞 のピット線RBL、RBLのうち一方のピット線 RBLに出力される。このとき、ゲータリフレッ シュ用のダミータード練RDWL1の信号も"1" にされ、ダミーセルRDG1のセルデータが極方 のピット線RBLに出力される。このダミーセル RDC1内のキャパシタCroにも、メモリセル M C内の中ゥバシタCo に獲得されるデータ"1" に対応した電荷とデータ " 〇 " に対応した電荷の ほぼ中間の豊の電荷が予め書稿されている。この ため、上記ピット購RBL、RBLの種也は、選 方されたセルデータの電荷量に対応して順次変化 する。そして師ピット詩の電牧差がある程度大き くなった時点でセンスアンプイネーブル信号権R SEの信号が"1"にされ、リフレッシュ時用の センスアンプRSAが搭佐化される。このセンス アンプRSAが結性動されると、ピット輸RBL。 RBLの電位差が増幅される。この時点でワード

権R-Wしもの信号はまだ。できなれているので、センフアの信号はまだ。できなれたデータは新聞を入りませた。ではで、再びいるのがです。これによってリンンを動作がある。またこのリフンと動作のできなわれる。またこのリンンを情勢のです。ないでは、まってといいでは、できることがものできる。ないできる。ないでは、できるとのできる。ないでは、のは、ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。ないできる。

第5個は、上記単2図のRAMを実際に類領物路とする際のメモリセルMCのパターン平面図である。図において21a、21b、21cはF型の不利物を含む半導体基板上に形成され、前記トランジスタQ1、Q2のソース、ドレイン側域および前記キャパシタCのの模域となるN型の不続物を含むN・型平導体領域である。このうち1つのN・型半導体領域21cの表面上には、比较的関係の等い機線(図示せず)を介して、第1個目の多線ムシリコン量による前記キャパシタCののキャパ

シタナレート22が形成されている。このキャパジ タブレート 22は一定電像 反例えばアース 悪位 煮じ 推務されている。さらに上記り・型半準係領域21 aと21cとの間には、第2贈自の多銘品シリコン 層による前間ワード機関しが形成され、同様に上 起わ、型半線体網域210と210との間には、第2 勝目の多結為シリコン機による前記ウード線RΨ しが形成されている。上語師ワード華Wし、RW しは並行して薊一方歯に延長されている。さらに 上記両ワード線WL、RWLの延長方向と値交す **あ方向には、互いに並行してアルミニュウム整に** よる前記ピット線BL、RBLが形成されている。 そしてこのピット練BLと名メモリセルMCの上 昭N・型半導体顕載21gはコンタクトホール23で 接続されており、ピット線RBLと名メモリセル MCの上記N・選半準体機塊210はコンタクトホ ール24で接続されている。

ところで前記したようにデータリフレッシュは、 ある決まった期間毎に個々のセルに対して1回行 なえばよい。例えば 256K ピットのダイナミック

また 130はアドレスバッファであり、このアドレスパッファ 130の出力アドレス信号は上記名ロウデューダ 120に供給されている。また 140はリフレッシュコントローラであり、このリフレッシュコントローラ149 はリフレッシュするべきせんに対応したリフレッシュ用アドレスおよび前記センスアンフィネー

アル線RSEの信号を発生する。このうちリフレッシュ形アドレスは上記各ロウデコーダ 120年供給され、センスアンブイネーブル線RSEの信号は上記各カラムセンスアンブ 110年供給されている。このRAMでは、メモリセル群を複数のメモリブロック 180名 、 1065 … に分割し、これによりピット線(BL、RBL)を複数の部分に分割している。

ところで、リフレッシュの際に必要な適力はどうと称における情報の充敗を表しているものがに対すると、これに比例してピット機の存在しているのには関係しなって、ののでは対しては、のでは、では、のでは関係をは、リフトがは、対しとなる。後のでは、リフトになる。後のでは、リフトになる。後のでは、リフトになる。後のでは、リフトになる。後のでは、リフトになる。後のでは、リフトになる。後のでは、リフトになる。それを表しているとなっている。

このように上記罪1個に示すような構成のセル

特簡昭61~ 11993 (6)

なおこの発明は上記の一実施例に関定されるものではなく種々の変形が可能であることはいうまでもない。例えば上記実施例ではインのメモリセルMCが第1回に示すように、キャパシタCeと2個のトランスファゲート用のMOSトランジスタQ1、Q2を備えたものである場合について関切したが、これは第7回に示すような構成にして

以上説明したようにこの発明によれば、リフレッシュのタイミングを考慮する必要がなく、しかもアクセス時間も十分に短くすることができる半 噂後配優装敵を提供することができる。

4、 密面の簡単な説明

第1個はこの発明に係る半導路図は、 の発明に係る半導路図は、 の発明に係るでは、 のでは、 ので もよい。このセルは4個のMOSトランジスタQ11ないしQ14からなり、相補のデータを関係する4トランジスタ機成のメモリセルに対し、その情報等積点となるM1、M2点それぞれとデータリフレッシュ用のピット線RBL、RBLそれぞれとの間にデータリフレッシュ用のランスファゲート用のMOSトランジスタQ15、Q16を新たに挿入するようにしたものである。

また上島実施銀ではデータアクセスの例として データ読み出しのみを説明したが、これは図示し ないデータ書き込み回路を用いてデータ書き込み が行なえることはもちろんである。


さらに上記節1関のメモリセルにおいて、一方のトランジスタQ1とピット練Bしをデータアクセスに使用し、他方のトランジスタQ2とピット練RBしをデータリフレッシュに使用する動命について製用したが、これはトランジスタQ2とピット線RBしもデータアクセスに要用するようにしてもよい。


[発明の効果]

ングチャートである。

M C … X モリセル、C a … キャパシタ、M … データ記憶数点、Q 1 … データアクセス用のM O S トラングスタ、Q 2 … データリフレッシュ用のM O S トランジスタ、B L . R B L … ピット箱、製 L . ズR豚 L … ワード糖、S A . R S A … センスアンプ、O U T … 出力 図路・

出展人代谢人 弁理士 脸红鼠器





第 4 図

